2日の日本経済新聞は、アップルやインテルがTSMCから3ナノ工程技術を採用した次世代半導体チップを基に、性能テストから自社デバイスに合わせたデザイン設計などを進めていると報じた。
現在、アップル、インテル、TSMCはこのようなニュースに対する公式発表を避けている状況だ。
特に、アップルがこれを導入すれば、TSMCは世界で超微細工程技術の競争力を再度認められることになる見通しだ。また、これまで業界ではTSMCが今年下半期に3ナノ級半導体をテスト生産すると予想していただけに、TSMCが当初の予想より早く3ナノ級半導体生産を完成させたという意味とも受け止められている。
ライバルのサムスンはこれより1ランク低い5ナノ級工程に莫大な投資を進めている状況だ。
日本経済新聞によると、TSMCの3ナノ半導体は5ナノ比演算能力を10~15%向上させながらも、電力消費を25-30%削減しているという。来年下半期にTSMCが3ナノ半導体の大量生産に入り、インテルやアップルなど、世界的な顧客企業の需要を確保できると見込んでいる。
半導体調査機関グローバルデータは「こうしたニュースは持続的な大規模投資を通じて技術リーダーシップを維持し強化しようとするTSMCの目標達成へ近づく」と見解を示した。
Copyrights(C) Edaily wowkorea.jp 82